![TSMC 1.4나노부터 ASML '하이NA EUV' 도입, 삼성전자 기술 추격에 대응](https://www.businesspost.co.kr/news/photo/202406/20240607104336_98500.jpg)
▲ TSMC가 1.4나노 미세공정부터 하이NA EUV 장비를 반도체 생산에 활용한다는 계획을 두고 있다. 하이NA EUV 장비 실물 내부 사진.
TSMC는 그동안 하이NA EUV 도입에 다소 소극적 태도를 보이고 있었지만 경쟁사인 삼성전자와 인텔의 기술 추격이 빨라지면서 대응을 늦추기 어려운 상황에 놓이고 있다.
대만 디지타임스는 29일 내부자로부터 입수한 정보를 인용해 TSMC가 ASML의 신형 반도체 노광장비를 도입하는 계획을 확정지었다고 보도했다.
류더인 TSMC 전 회장을 비롯한 주요 경영진은 5월 네덜란드 ASML 본사를 방문해 장비 공급과 관련한 논의를 진행했다. 대화가 순조롭게 이어진 것으로 파악된다.
디지타임스는 “TSMC가 삼성전자 및 인텔과 격차를 벌리기 위한 전략에 더 힘을 실었다”며 “이들 경쟁사가 TSMC를 추격하겠다는 의지를 꺾지 않았기 때문”이라고 보도했다.
인텔은 올해 초 ASML의 하이NA EUV 장비를 미국 공장에 가장 먼저 반입했다. 삼성전자도 한국에 ASML과 공동 연구소를 설립하며 새 장비 도입 시기를 저울질하고 있다.
TSMC는 이런 경쟁사들과 달리 2030년 이전에는 하이NA EUV를 도입하지 않을 것이라는 전망이 시장 조사기관 및 전문가들 사이에서 힘을 얻고 있었다.
하이NA EUV 장비는 반도체 파운드리에 쓰이던 기존 EUV 대비 2나노 미만 미세공정 구현에 유리하지만 단가가 높고 상용화 초기에는 생산 효율성도 떨어질 것으로 예상되기 때문이다.
TSMC의 첨단 파운드리 사업 규모가 삼성전자나 인텔보다 커 신형 장비를 도입하는 데 따른 투자 비용 부담이 훨씬 크다는 점도 도입을 서두르지 않을 이유로 꼽혔다.
그러나 TSMC도 결국 하이NA EUV 장비를 반입하기로 하면서 구체적인 양산 계획까지 수립할 정도로 신기술 활용에 적극적 태도로 돌아선 셈이다.
삼성전자와 인텔은 아직 하이NA EUV 도입 시기를 공개하지 않았다. TSMC가 오히려 이들보다 상용화에 앞서 나가며 파운드리 기술 격차를 더욱 벌릴 기회를 안게 된 셈이다.
디지타임스에 따르면 TSMC는 2027년 양산하는 1.4나노(A14) 공정에 하이NA EUV를 들이지 않는다. 다만 2028년부터 후기 공정인 A14P에 이를 처음으로 활용한다.
2030년 생산이 예정된 1나노(A10) 공정 반도체 생산에는 초반부터 하이NA EUV가 본격적으로 도입될 것이라는 전망도 이어졌다.
TSMC가 이미 6년 뒤의 반도체 생산 로드맵과 장비 도입 계획까지 구체화하면서 미세공정 기술 우위를 지켜내는 데 적극적 태도를 보이고 있다는 의미로 해석할 수 있다.
파운드리 미세공정 기술 발전은 반도체의 성능과 전력효율, 생산성 등을 높일 수 있다.
앞으로 수 년 동안은 성능 발전에 민감한 인공지능(AI) 반도체 수요가 파운드리 시장의 주류로 떠오를 것으로 예상돼 업체들 사이 기술 경쟁이 이전보다 더 중요해질 공산이 크다.
TSMC가 시장 예상과 달리 하이NA EUV 도입에 속도를 낸 점도 삼성전자와 인텔의 추격에 그만큼 큰 위협을 느끼기 시작했다는 의미로 해석할 수 있다.
디지타임스는 “TSMC는 2나노에 이어 1.6나노, 1.4나노, 1나노까지 신기술 도입에 속도를 내 새로운 성장 모멘텀을 계속 확보해나갈 것”이라고 바라봤다. 김용원 기자