[비즈니스포스트] 삼성전자와 TSMC, 인텔이 반도체 파운드리 시장에서 미세공정 숫자 대결을 넘어 3차원 반도체 구조를 활용한 기술 경쟁을 본격적으로 예고하고 있다.

미세공정 기술 발전이 한계를 맞은 뒤에도 반도체 성능을 차별화할 수 있는 방법을 찾는 데 집중하고 있는 것이다.

11일 반도체 전문지 EE타임스에 따르면 삼성전자와 TSMC, 인텔은 모두 최근 개최된 국제전자소자학회(IEDM)를 통해 자사의 CFET 기술 상용화 계획을 소개했다.

CFET는 반도체를 평면으로 제조하는 대신 3차원으로 쌓는 새로운 구조를 적용해 더 많은 트랜지스터를 탑재할 수 있도록 하는 차세대 기술이다.

반도체에 적용되는 트랜지스터 수와 구조는 연산 성능 및 전력효율과 직결된다. CFET 기술을 적용하면 기존의 평면 반도체의 성능 한계를 극복할 잠재력이 있다.

EE타임스는 “삼성전자와 TSMC, 인텔 등 시스템반도체 ‘빅3’ 기업이 모두 3차원 반도체 구조에 큰 기대를 걸었다”며 “세 업체가 같은 행사에서 이와 관련한 발표를 내놓은 것은 최초”라고 전했다.

국제전자소자학회는 반도체 분야에서 상당한 권위를 인정받는 학회로 꼽힌다. 

삼성전자와 SK하이닉스, 인텔 등 주요 반도체기업은 국제전자소자학회를 통해 기술 개발 현황과 미래 상용화 계획을 공개하며 기술 리더십을 과시하려 하는 사례가 많다.

시스템반도체 파운드리 상위 기업들이 이번 학회에서 3차원 반도체 기술을 일제히 강조한 것은 앞으로 해당 분야에서 연구개발 경쟁이 매우 치열해질 것이라는 점을 예고한다.

현재 삼성전자와 TSMC, 인텔은 시스템반도체 파운드리에서 더 앞선 미세공정 기술을 발빠르게 확보하는 데 가장 큰 노력을 기울이고 있다.

삼성전자가 2022년 최초로 3나노 미세공정 반도체 생산을 시작하며 앞서나간 가운데 TSMC가 뒤를 따랐고 인텔은 올해 2나노 및 1.8나노급 공정을 도입한다는 목표를 두고 있다.

반도체 미세공정에서 나노 단위의 숫자가 낮아지는 것은 회로선 폭이 좁아져 그만큼 반도체의 성능과 전력효율이 높아진다는 점을 의미한다.

그러나 나노 기술 발전은 수 년 안에 물리적 한계를 맞아 더 이상 큰 폭의 발전을 보이지 못할 것이라는 관측이 유력하게 나오고 있다.
  삼성전자를 비롯한 주요 파운드리업체는 결국 나노 단위의 숫자 경쟁이 사실상 무의미해질 것이라는 점을 깨닫고 반도체 성능을 차별화할 수 있는 새로운 방법을 찾고 있다.

이런 과정에서 3차원 반도체 기술이 가장 중요한 승부처로 떠오르게 된 상황이다.

3차원 반도체 구조가 상용화되는 것은 앞으로 먼 미래의 일이 될 것으로 예상된다. 반도체 연구소 IMEC는 첫 3차원 반도체 양산 시기를 2032년 전후로 예상하고 있다.

하지만 인공지능과 자율주행 등 첨단 기술 대중화로 시스템반도체 제조사들의 성능 차별화가 더욱 중요해질 것이라는 전망을 고려한다면 선제적 기술력 확보는 필수적이다.

EE타임스는 삼성전자와 TSMC, 인텔 등 기업의 미세공정 기술이 1나노 반도체까지 발전한 이후에는 3차원 기술 경쟁이 본격적으로 개막할 것이라는 예측을 전했다.

삼성전자는 현재 이러한 차세대 기술 경쟁에서 다소 유리한 위치에 놓였다는 평가를 받는다.

3차원 반도체를 구현하기 전에 확보해야 하는 선행 기술로 꼽히는 GAA(게이트올어라운드) 구조를 업계 최초로 3나노 미세공정 반도체부터 상용화했기 때문이다.

TSMC는 2025년 양산하는 2나노 반도체부터 이와 비슷한 기술을 도입하려 하고 있다. 인텔은 올해 2나노급 공정부터 GAA와 유사한 ‘리본펫 (RibbonFET)’ 기술 상용화를 추진하고 있다.

다만 3차원 반도체 기술이 활용되기까지 아직 오랜 시간이 남아있는 만큼 삼성전자가 지금 갖추고 있는 기술 우위가 앞으로도 유지될 수 있다고 장담하기는 어렵다.

시장 조사기관 세미애널리시스는 EE타임스를 통해 “3차원 반도체 기술을 상용화하기 위해서는 수많은 기술적 난관을 극복해야만 한다”며 “대형 반도체기업들에 쉽지 않은 과제”라고 전했다. 김용원 기자