삼성전자가 IBM과 함께 반도체 성능을 개선하거나 전력 소모를 줄일 수 있는 새 설계를 선보였다고 해외언론이 보도했다.

13일 전자전문매체 엔가젯에 따르면 삼성전자와 IBM은 11일 미국 샌프란시스코에서 열린 국제반도체소자학회(IEDM) 회의 첫날 반도체 트랜지스터를 칩에 수직으로 적층하는 새로운 설계를 공개했다.
 
해외언론 “삼성전자 IBM, 반도체 성능 2배 개선 가능한 설계 선보여”

▲ 삼성전자 로고.


이 설계는 ‘수직 적층전송 전계효과 트랜지스터(VTFET, VT펫)’라고 이름 지어졌다.

기존 ‘핀펫(FinFET)’ 방식의 반도체에서는 트랜지스터가 칩 표면에 평평하게 놓이고 전류가 좌우로 흐른다.

반면 새로운 VT펫 방식의 반도체에서는 트랜지스처와 칩이 수직으로 위치해 전류도 세로로 흐른다.

삼성전자와 IBM은 VT펫으로 설계된 칩이 핀펫 칩보다 2배 더 빠르거나 85% 적은 전력을 사용하는 프로세서로 이어질 수 있다고 설명했다.

예를 들어 새 설계를 적용하면 언젠가는 1회 충전으로 1주일 사용할 수 있는 스마트폰을 개발할 수 있다고 두 회사는 주장했다.

VT펫 방식의 칩은 크립토마이닝(암호화폐 채굴) 등 에너지 집약적 작업들을 효율적으로 진행해 부정적 환경 영향을 줄일 수도 있다고 두 회사는 설명했다.

삼성전자와 IBM은 VT펫 설계의 상용화 계획을 밝히지 않았다. [비즈니스포스트 강용규 기자]