삼성전자 TSMC 인텔 미세공정 경쟁 '마케팅'에 그치나, 기술력 기준 바뀐다

▲ 세계 상위 파운드리업체들 사이 기술 경쟁에서 미세공정 단위 숫자는 더 이상 중요성을 인정받기 어려워질 것이라는 전망이 나온다. 삼성전자와 TSMC 경쟁 관련 이미지. <그래픽 비즈니스포스트>

[비즈니스포스트] 삼성전자와 TSMC, 인텔 등 파운드리업체가 나노미터(nm) 단위 미세공정 기술 경쟁에 열을 올리고 있지만 이는 마케팅 수단에 불과할 수 있다는 지적이 나온다.

미세공정 단위를 측정하는 기준이 표준화되지 않았고 반도체 성능을 높이는 다른 공정의 중요성도 높아지고 있어 단순히 숫자만으로 기술 우위를 판가름하기는 어려워졌기 때문이다.

IT전문지 더레지스터는 30일 “나노미터 기술 경쟁의 시대가 점차 막을 내리고 있다”며 “파운드리 업체들 사이 기술력을 비교하는 일이 점점 더 복잡해지고 있다”고 보도했다.

삼성전자와 TSMC, 인텔은 잇따라 3나노 미세공정 기술을 상용화해 반도체 생산에 활용하기 시작한 뒤 2나노 공정 도입 시기를 두고 신경전을 벌이고 있다.

인텔은 올해 안에 20A(2나노급) 미세공정 도입 계획을 제시했고 삼성전자와 TSMC는 모두 2025년부터 2나노 반도체 생산을 시작하겠다는 목표를 두고 있다.

파운드리업체들 사이 미세공정 기술 경쟁은 지난 10년 가까운 기간에 걸쳐 이어지면서 스마트폰, 인공지능, 자율주행 등 여러 분야에서 활용되는 시스템반도체 전반의 성능 발전에 기여해 왔다.

반도체 회로선 사이 간격을 의미하는 나노미터 단위의 숫자가 낮아질수록 반도체 집적도가 높아져 성능 효율은 높이고 전력 소모량은 줄어드는 효과가 있다.

하지만 나노미터 단위 숫자가 줄어들수록 기술 개발과 양산에 필요한 비용 및 시간이 늘어나고 성능 개선폭도 축소되기 시작하며 미세공정 기술의 중요성도 자연히 이전보다 낮아졌다.

엔비디아와 퀄컴 등 기업이 주력 반도체 상품에 파운드리업체의 생산 능력과 단가 등을 고려해 최신 공정이 아닌 1~2세대 이전의 공정을 활용하고 있는 사례가 예시로 꼽힌다.

더레지스터는 더 나아가 이러한 미세공정 기술 숫자가 대체로 상징적인 의미만을 지니게 돼 반도체기업들의 마케팅 수단으로 전락하고 있다는 분석까지 내놓았다.

나노미터 단위 숫자가 확실한 기준을 두고 정해지는 것이 아니기 때문에 파운드리업체들 사이 기술력을 비교하는 단위로 쓰이기는 어려워졌다는 점이 이유로 제시됐다.

실제로 인텔은 파운드리사업에 본격적으로 진출하며 기존의 10나노 공정을 ‘인텔7’로 이름붙여 경쟁사의 7나노 공정과 유사하다는 주장을 펼쳤다. 이는 업계에서 큰 저항 없이 받아들여졌다.

인텔이 올해 도입하는 20A 및 18A 공정도 각각 2나노, 1.8나노 미세공정을 의미하는 것으로 통용되고 있지만 TSMC는 자사의 3나노 기술이 인텔 18A 공정보다 우수하다는 점을 강조하고 있다.

TSMC도 2나노 이후 선보일 차세대 공정을 1.4나노 대신 A14 공정이라는 이름으로 소개했다. 나노 단위의 숫자를 붙이는 것은 더 이상 의미가 크지 않다는 점을 인식한 것으로 보인다.

결국 세계 상위 파운드리업체가 몇 나노 단위의 미세공정 기술을 언제 상용화했는지 따져 비교하는 일도 앞으로 몇 년 안에는 찾아보기 어려워질 공산이 크다.

더레지스터는 점차 나노미터 단위 숫자보다 반도체 생산에 활용돼 성능을 높일 수 있는 다른 공정기술이 더욱 중요하게 인식되기 시작할 것이라고 내다봤다.

삼성전자가 3나노 파운드리에 처음 상용화한 GAA(게이트올어라운드)와 같이 반도체 트랜지스터 구조를 바꿔 전류 흐름의 효율성을 높이는 기술이 다음 경쟁 분야로 주목받고 있다.
 
삼성전자 TSMC 인텔 미세공정 경쟁 '마케팅'에 그치나, 기술력 기준 바뀐다

▲ TSMC의 고사양 반도체 패키징 기술 안내 이미지. < TSMC >

TSMC와 인텔도 차기 공정에 이와 유사한 구조를 도입할 채비를 갖추고 있어 미세공정 단위보다 새 트랜지스터 기술 경쟁에 업계의 관심이 더욱 쏠릴 것으로 전망된다.

반도체 패키징 기술 역시 앞으로 더 중요해질 경쟁 분야로 지목됐다.

엔비디아 인공지능(AI) 반도체와 같은 주요 상품은 정해진 공간에 얼마나 많은 반도체를 탑재할 수 있는지에 따라 성능이 큰 영향을 받는다.

따라서 여러 반도체를 효과적으로 이어붙여 집적도와 성능을 높일 수 있는 고사양 패키징 기술이 파운드리 업체들에 갈수록 핵심으로 부각되고 있다.

더레지스터는 반도체를 부착하는 기판의 소재마저도 경쟁에 변수가 될 수 있다고 바라봤다. 

인텔은 앞으로 수 년 안에 반도체 집적도를 더 높일 수 있는 유리 기판을 상용화한다는 계획을 두고 있다.

이외에 빛을 활용해 반도체 내부에서 정보를 더 빠르게 전송할 수 있는 ‘실리콘 포토닉스’ 등 기술도 차세대 반도체 생산에 활용될 주요 기술로 주목받고 있다.

일본 닛케이아시아에 따르면 인텔은 SK하이닉스 및 일본 통신사 NTT와 협력해 실리콘 포토닉스 반도체 생산 기술을 개발하겠다는 목표를 세웠다.

더레지스터는 “반도체 미세공정 한계를 극복할 기적적인 해결책이 나오지 않는다면 앞으로 10년 동안 반도체 기술 발전 방향은 매우 독특하고 다양해질 것”이라고 보도했다. 김용원 기자